功能特性¶

时钟源¶

32M：来自OSC32M 或 XTAL32M

PLL: 输入时钟来自XTAL32M

32K: 来自OSC32K (仅提供keyscan使用)

PLL典型频率配置¶

输出频率	CLKR	CLKF	CLKOD	BWADJ
48MHz	1	12	8	2
64MHz	1	12	6	2
96MHz	1	12	4	2
128MHz	1	8	2	1
144MHz	1	9	2	1
160MHz	1	10	2	1

模块时钟结构¶

模块时钟结构中存在以下器件
- GATE：时钟门控单元，用于生成不带毛刺的时钟开关
- DIV：整数分频器
- DTO：有理数分频器
- MUX：时钟选择器

1. 模块时钟结构一¶

遵循此结构的模块有

UART0、UART1

2. 模块时钟结构二¶

遵循此结构的模块有

CPU
I2C0、I2C1、I2C2
TIMER
WDT
QDEC
IRC
XIP、QSPI1、QSPI2
RNG
SDIO

3. 模块时钟结构三¶

遵循此结构的模块有

SARADC
eFuse
SDIO Timer

4. 模块时钟结构四¶

遵循此结构的模块只有USB

5. 模块时钟结构五¶

遵循此结构的模块有

ADC
PDM
Audio In
Audio Out
I2S
Lodac

6. 只具备Gate的模块¶

此类模块时钟频率与总线频率同时变化

IOMATRIX
L2ICACE、L2DCACHE
GPIO
DMA
ROM
RAM
MMU
System hclk
GA lite
AE
ISMBB
BTBB

时钟支持列表¶

模块	32M	PLL	DIV	DTO	时钟约束	注意事项
CPU	√	√	√		160MHz@1.12V	频率依赖电压，详见系统概述中《动态调频调压》
UART0	√	√	√	√	32.5MHz@0.9V，55MHz@0.99V
UART1	√	√	√	√	32.5MHz@0.9V，55MHz@0.99V
I2C0	√	√	√		32.5MHz@0.9V，55MHz@0.99V
I2C1	√	√	√		32.5MHz@0.9V，55MHz@0.99V
I2C2	√	√	√		32.5MHz@0.9V，55MHz@0.99V
Timer	√	√	√		32.5MHz@0.9V，55MHz@0.99V
WDT	√	√	√		32.5MHz@0.9V，55MHz@0.99V
QDEC	√	√	√		32.5MHz@0.9V，55MHz@0.99V
IRC	√	√	√		32.5MHz@0.9V，55MHz@0.99V
KeyScan	√		√		32.5MHz@0.9V，55MHz@0.99V	时钟源为32K和32M
QSPI0	√	√	√		130MHz@0.9V，220MHz@0.99V	Flash专用SPI
QSPI1	√	√	√		130MHz@0.9V，220MHz@0.99V
QSPI2	√	√	√		65MHz@0.9V，88MHz@0.99V
USB		√	√		52MHz@0.9V，55MHz@0.99V	只能使用48M时钟
RNG	√	√	√		55MHz@0.9V，65MHz@0.99V
SAR ADC	√		√		55MHz@0.9V，65MHz@0.99V
Efuse	√		√		55MHz@0.9V，65MHz@0.99V
SDIO	√	√	√	√	55MHz@0.9V，65MHz@0.99V
SDIO Timer	√		√		1MHz

特殊模块时钟¶

模块	AHB	APB	工作频率
IOMATRIX		√	与APB频率同频
L2ICACHE		√	与CPU同频
GPIO		√	与APB频率同频
DMA	√		与AHB频率同频
SRAM	√		与AHB频率同频
MMU		√	与APB频率同频
GALITE	√	√	与AHB频率同频
AE	√	√	与AHB频率同频
ISMBB		√	与APB频率同频
BTBB	√	√

AHB总线频率与CPU同频

APB总线频率是CPU频率一半

Audio系统时钟支持列表¶

模块	32M	PLL	AUDIO SYS DTO	I2S MCLK IN	PDM CLK IN	典型频率
ADC	√	√	√	√	√	6.4M、6M
PDM	√	√	√	√	√	1.024M、2.048M、3.072M、6.144M
Lodac	√	√	√	√	√	6.144M ~ 24.576M
Audio In	√	√	√	√	√	16M、32M
Audio Out	√	√	√	√	√	12.288M、24.576M
I2S	√	√	√	√	√	12.288M、24.576M