# 功能特性

## 时钟源
12M：来自OSC12M 或 管脚输入

PLL: 输入时钟来自12M


## PLL典型频率配置
|输出频率   |CLKR|CLKF|CLKOD1|CLKOD2|
|:--------:|:---:|:---:|:---:|:---:|
|98.304MHz |1    |40   |5    |1    |
|196.608MHz|1    |48   |3    |1    |
|393.216MHz|1    |128  |4    |1    |

## 模块时钟结构

* 模块时钟结构中存在以下器件
    * GATE： 时钟门控单元，用于生成不带毛刺的时钟开关
    * DIV：整数分频器
    * DTO：有理数分频器
    * MUX：时钟选择器

### 1. 模块时钟结构一

![](../../../../gximage/gximage36_clock_mode_1.drawio.svg)

**遵循此结构的模块有**
* UART0、UART1、UART2

### 2. 模块时钟结构二

![](../../../../gximage/gximage37_clock_mode_2.drawio.svg)

**遵循此结构的模块有**
* CPU
* I2C0
* TIMER
* WDT
* MSPI0、MSPI1、QSPI2
* RNG
* GPIO
* IOOUT

### 3. 模块时钟结构三

![](../../../../gximage/gximage38_clock_mode_3.drawio.svg)

**遵循此结构的模块有**
* RTC
* eFuse
* LVD11
* ATB
* Audio In Lite

### 4. 模块时钟结构五

![](../../../../gximage/gximage39_clock_mode_5.drawio.svg)

**遵循此结构的模块有**
* ADC
* Audio Out
* I2S
* SDM

### 6. 只具备Gate的模块
**此类模块时钟频率与总线频率同时变化**
* DMA
* ROM
* RAM
* MMU
* NPU
* System hclk
* Memory hclk
* Audio System pclk

# 时钟支持列表
|模块  |12M  | PLL |DIV   |DTO  |时钟约束|注意事项|
|:---:|:---:|:---:|:---:|:---:|:----:|:---:|
|CPU  |√    |√    |√    |     |200MHz||
|UART0  |√    |√    |√    |√    |50MHz|
|UART1  |√    |√    |√    |√    |50MHz|
|UART2  |√    |√    |√    |√    |50MHz|
|I2C0   |√    |√    |√    |     |50MHz|
|Timer  |√    |√    |√    |     |50MHz|
|WDT    |√    |√    |√    |     |50MHz|
|IRC    |√    |     |√    |     |20MHz|
|MSPI0  |√    |√    |√    |    |300MHz|Flash专用SPI|
|MSPI1  |√    |√    |√    |    |220MHz|
|QSPI2  |√    |√    |√    |    |100MHz|
|IO     | √   |√    |√   |    |50MHz||
|GPIO   |√    |√    |√   |    |100MHz|
|Efuse  |√    |     |√    |    |20MHz|
|RTC    |√    |    |     |√    |20MHz|
|LVD11  |√    |    |√    |    |20MHz|
|ATB    |√    |    |√    |    |20MHz|

# 特殊模块时钟
|模块     |AHB |APB|工作频率|
|:------:|:--:|:-:|:--:|
|DMA     |√  |    |与AHB频率同频|
|SRAM    |√  |    |与AHB频率同频|
|MMU     |   | √  |与APB频率同频|
|NPU     |√  |√   |与AHB频率同频|

<font color='red'>**AHB总线频率与CPU同频**</font>

<font color='red'>**APB总线频率是CPU频率一半**</font>


# Audio系统时钟支持列表
|模块  |12M  |PLL  |AUDIO SYS DTO|I2S MCLK IN|PDM CLK IN|典型频率|
|:----:|:---:|:---:|:---:|:---:|:----:|:----:|
|ADC  |√    |√    |√    |√    |√     |6.4M、6M|
|SDM  |√    |√    |√    |√    |√     |98.304M|
|Audio In Lite|√    |    |√    |√    |√  |1M、12.288M|
|Audio Out|√    |√    |√    |√    |√ |12.288M、24.576M|
|I2S  |√    |√    |√    |√    |√     |12.288M、24.576M|