4.2. 功能特性

• 输入输出都是 AHB 接口

• Cache Line 大小为 32B

• 高速缓存采用先进先出 (FIFO) 的替换策略

• L2I-Cache 可以通过寄存器配置为无效，若如此则读请求会被 bypass 到后级 AHB 接口

• L2I-Cache 只能处理读 Cache，若前级 AHB 接口为写操作，会被 bypass 到后级 (可能导致错误，不能保证 Cache 一致性)

• 支持 Hit 和 Miss 的统计

• 提供错误中断接口

• 支持自动或手动对整个 L2I-Cache 的无效操作