5.1. 概述

时钟模块管理芯片内所有模块的时钟频率和时钟开关。